收藏本版 |订阅

封装测试 今日: 0|主题: 741|排名: 17 

  • [功率半导体器件] 华北电力大学/怀柔实验室:Cu片夹扣键合和Al线键合对SiC MOSFET第三象限浪涌电流能力的影响
    微信公众号资讯文章精选: https://mp.weixin.qq.com/s/7-_SdsH274_P1sWeL_FMuQ 华北电力大学/怀柔实验室:Cu片夹扣键合和Al线键合对SiC MOSFET第三象限浪涌电流能力的影响 在相同的测试条件下,Cu片夹扣封装达不到Al线键合封装的浪涌能力。进一步建立一个电热耦合的模型,研究了芯片在浪涌状态下的温度和电流分布,阐述 ...
    00 zyadmin 发表于 2026-4-29 封装测试
  • [李傲谈芯] 【CP测试】芯片的“第一道安检”——OS/PS测试原理详解
    微信公众号资讯文章精选: https://mp.weixin.qq.com/s/pcKH5ECqk-tj-uTP-EC-Yw 【CP测试】芯片的“第一道安检”——OS/PS测试原理详解 在所有CP测试项目中,有一项测试永远是排在第一位的,堪称芯片的“心电图”——那就是 OS(Open/Short Test,开短路测试) 以及其衍生项目 PS(Power Short Test,电源短路测试)。 ...
    00 zyadmin 发表于 2026-4-29 封装测试
  • [芯域前沿] 银胶烘焙(Epoxy Curing,环氧固化)工艺简介
    微信公众号资讯文章精选: https://mp.weixin.qq.com/s/1yjxzpOeYejkluElDK1ZUw 银胶烘焙(Epoxy Curing,环氧固化)工艺简介 银胶不是“烤干”那么简单:半导体银胶烘焙(Epoxy Curing,环氧固化)科普硬核版在半导体封装(Pack
    00 zyadmin 发表于 2026-4-29 封装测试
  • [元器件封装测试之友] QFN封装爬锡不良与锡珠问题根治方案
    微信公众号资讯文章精选: https://mp.weixin.qq.com/s/5WYLAPI_kC3K87P1A9BQYA QFN封装爬锡不良与锡珠问题根治方案 在元器件封装制程中,QFN封装凭借体积小、散热好、寄生参数低的优势,大量应用于电源管理、车载芯片、工业控制领域 ...
    00 zyadmin 发表于 2026-4-29 封装测试
  • [芯片揭秘] 第500期 | HBM引爆晶圆键合!一位CTO的复盘与预言
    微信公众号资讯文章精选: https://mp.weixin.qq.com/s/ujHz38kXdd73oMwauREJGg 第500期 | HBM引爆晶圆键合!一位CTO的复盘与预言 键合技术,正在改写芯片的物理极限。
    00 zyadmin 发表于 2026-4-28 封装测试
  • [三代半食堂] APEC 2026 系列技术解读|封装,正在成为 AI 数据中心供电的主战场
    微信公众号资讯文章精选: https://mp.weixin.qq.com/s/Wa0B6ZB5eTIrzBiCSYsMYg APEC 2026,San Antonio。近 1300 份演讲材料与论文,五天议程,功率电子行业一年一度最密集的信息轰炸。
    00 zyadmin 发表于 2026-4-28 封装测试
  • [元器件封装测试之友] 玻璃基板TGV工艺原理与良率难点解析
    微信公众号资讯文章精选: https://mp.weixin.qq.com/s/Mte9FzV0nedzyqmdonzP8g 玻璃基板TGV工艺原理与良率难点解析 随着AI大算力、HBM高带宽需求爆发,硅中介层TSV成本高、尺寸受限的短板越来越明显。
    00 zyadmin 发表于 2026-4-28 封装测试
  • [晏小北] 英飞凌第一代SiC JFET产品
    微信公众号资讯文章精选: https://mp.weixin.qq.com/s/jQr2gkw6mP014wTIHS8uxA 英飞凌第一代SiC JFET产品 英飞凌第一代CoolSiCTM JFET产品采用QDPAK封装,通过最小化温升、解决界面问题,充分发挥SiC JFET优势,支撑大电流固态配电设计
    00 zyadmin 发表于 2026-4-27 封装测试
  • [无限飞翔001] 先进封装工艺-常压低压兼容 PI 固化炉
    微信公众号资讯文章精选: https://mp.weixin.qq.com/s/FDgl0oEOgud1zrp3Kdx4AQ 先进封装工艺-常压低压兼容 PI 固化炉 常压低压兼容 PI 固化炉,以 “双模无缝切换、极致精准控温、全域无氧洁净” 为核心,一站式解决 WLP/RDL、MEMS、功率器件的 PI 固化全场景需求。低压模式高效脱溶剂、无黄变,适配高端先进封装;常压 ...
    00 zyadmin 发表于 2026-4-27 封装测试
  • [锐芯闻] 三星:先进封装材料属性模拟方法,帮助缩短开发周期
    微信公众号资讯文章精选: https://mp.weixin.qq.com/s/Nr1tDWhnABtDXD0UmJafIw 三星:先进封装材料属性模拟方法,帮助缩短开发周期
    01 zyadmin 发表于 2026-4-27 封装测试
  • [半导体先进技术与仿真] 先进封装技术(Semiconductor Advanced Packaging) - 46 共封装光学(CPO)技术的现状、...
    先进封装技术(Semiconductor Advanced Packaging) - 46 共封装光学(CPO)技术的现状、挑战与未来展望 https://mp.weixin.qq.com/s/sowYBgZ_Uv80SqE05nH6Tg 随着人工智能(AI)、高性能计算(HPC)及云服务的爆炸式增长,传统基于可插拔光模块的数据中心互联架构正面临带宽密度、能耗、延迟与信号完整性等多重物理极限的 ...
    00 zyadmin 发表于 2026-4-27 封装测试
  • [元器件封装测试之友] 混合键合工艺全流程:良率控制与失效分析
    微信公众号资讯文章精选: https://mp.weixin.qq.com/s/k2n_CmSoPEywsFT-_KsWXA 混合键合工艺全流程:良率控制与失效分析 在后摩尔时代,混合键合(Hybrid Bonding) 已经成为3D先进封装的核心技术。
    00 zyadmin 发表于 2026-4-27 封装测试
  • [李傲谈芯] 芯片的“第一道体检”:一文读懂CP测试,半导体人必看!
    微信公众号资讯文章精选: https://mp.weixin.qq.com/s/p1Mas13lI7UDWSj_xB3xNg 芯片的“第一道体检”:一文读懂CP测试,半导体人必看! 在芯片从晶圆到成品的漫长旅程里,有一道看不见却至关重要的关卡 ——CP 测试。
    00 zyadmin 发表于 2026-4-26 封装测试
  • [芯域前沿] Wafer Water Mark(水印/水痕)的形成机理、改善与去除
    微信公众号资讯文章精选: https://mp.weixin.qq.com/s/wO934IxS96dHUtCC8DzRCg Wafer Water Mark(水印/水痕)的形成机理、改善与去除 你以为只是没吹干,其实是表面在“重新长氧化层”:Wafer Water Mark 深度科普在半导体制造里,最可
    00 zyadmin 发表于 2026-4-26 封装测试
  • [元器件封装测试之友] 先进封装未来发展趋势
    微信公众号资讯文章精选: https://mp.weixin.qq.com/s/3O8RfuUcrl7Nuiy_Ni761w 先进封装未来发展趋势 先进封装未来发展趋势:后摩尔时代的系统级革命摩尔定律放缓,先进封装已从“配角”变成算力突破的核心引擎。
    00 zyadmin 发表于 2026-4-26 封装测试
  • [国产碳化硅] 代寻资源 | DIP21功率器件封装厂资源
    微信公众号资讯文章精选: https://mp.weixin.qq.com/s/lGM_25ltb7O7JjzbG7Ct1Q 代寻资源 | DIP21功率器件封装厂资源 代国产SiC MOS原厂寻找:DIP21封装厂商,欢迎推荐!行业朋友如有需要寻找资源,也可私信我们,免费发文!
    00 zyadmin 发表于 2026-4-25 封装测试
  • [中南微电人] Intel Foveros 的救赎:为什么“盖浇饭”式的堆叠才是 3D 封装的真谛?
    Intel Foveros 的救赎:为什么“盖浇饭”式的堆叠才是 3D 封装的真谛? https://mp.weixin.qq.com/s/LVbtoKo2vrfreZe8MpvPBQ 从 Active Base Die 到背面供电,拆解 Intel 异构集成背后的物理秩序与混乱。为什么说 Intel 正在垂直空间重构整个芯片的“社会分层”? ...
    00 zyadmin 发表于 2026-4-24 封装测试
  • [李傲谈芯] CP测试必懂:Hard Bin vs Soft Bin、SOF vs COF、PLY vs DLY
    微信公众号资讯文章精选: https://mp.weixin.qq.com/s/KM0T4aL0hsnFhSyZ-gIxlA CP测试必懂:Hard Bin vs Soft Bin、SOF vs COF、PLY vs DLY 在芯片CP测试(Chip Probing,晶圆探针测试)的日常工作中,工程师嘴里经常会冒出一些“行话”和“黑话”。如果你刚入行,或者经常需要跟测试团队打交道,下面这些词你一定要搞懂 ...
    00 zyadmin 发表于 2026-4-24 封装测试
  • [中南微电人] Apple UltraFusion 的“镜面反射”:为什么库克拼出来的芯片损耗几乎为零?
    Apple UltraFusion 的“镜面反射”:为什么库克拼出来的芯片损耗几乎为零? https://mp.weixin.qq.com/s/RNmtNr57BueK9B6wE6buGg 从亚皮焦功耗到 10,000 条信号的“唇齿相依”,拆解 Mac Studio 背后极致的物理极简主义。为什么 Apple 的“镜像对称”设计是芯片物理学的魔术? ...
    00 zyadmin 发表于 2026-4-23 封装测试
  • [半导体技术前沿] 一颗芯片的背后“隐形英雄”:看懂半导体封装,再也不怕看不懂电路板了!
    微信公众号资讯文章精选: https://mp.weixin.qq.com/s/jz8SrDWRSVEHDtQ25g5lZg 大家好,今天给大家介绍一下芯片的封装!
    00 zyadmin 发表于 2026-4-23 封装测试
  • 下一页 »

    快速发帖

    还可输入 80 个字符
    您需要登录后才可以发帖 登录 | 立即注册

    本版积分规则

    关注公众号

    相关侵权、举报、投诉及建议等,请发 E-mail:admin@iccourt.com

    Powered by Discuz! X5.0 © 2001-2026 Discuz! Team.|沪ICP备16025735号-2

    在本版发帖
    联系社区团长
    QQ客服返回顶部