封装测试 今日: 0|主题: 741|排名: 17 

微信公众号资讯文章精选： https://mp.weixin.qq.com/s/dJJ2l06atN-1yhtGXCDwuA TOLT封装 | 深度解析TOLT封装SiC MOS的技术变革与应用实战 TOLT封装 | 深度解析TOLT封装SiC MOS的技术变革与应用实战

微信公众号资讯文章精选： https://mp.weixin.qq.com/s/dYTG4CbapVBHf8BA9rwwrA 测试数据异常分析思路 在元器件封装测试产线上，几乎每天都会遇到：数据飘移、批量超标、高低温异常、良率突然跳水……很多工程师一上来就调

Tesla Dojo 的“晶圆级”狂想：既然缝不齐，为什么不干脆做成一整块？ https://mp.weixin.qq.com/s/dDe4w8YqK_k9qiwUOy4XrA 从 25 颗芯片的“强行拼图”到 InFO-SoW，拆解马斯克对物理极限的暴力美学。为什么晶圆级集成是 80 年代工程师的噩梦，却是 Tesla 的算力大陆？ ...

微信公众号资讯文章精选： https://mp.weixin.qq.com/s/_tw0dGDmA3d2cgK4jGxHuA 台积电CoWoS再扩产，CoPoS最早2028年量产

微信公众号资讯文章精选： https://mp.weixin.qq.com/s/cHA0V9gOdxE23tDulMZkDA 漏电流测试异常原因分析 在元器件封装测试、车规可靠性测试（THB、HAST、HTSL）中，漏电流偏大、漏电超标、高低温漏电异常是非常高

AMD 的“缝合术”：为什么苏妈敢在 5 毫米厚度里塞进 13 颗芯片？ https://mp.weixin.qq.com/s/G18RKXBI_jxapcv3ZSoJvw 如果说 NVIDIA 走的是平面扩张的“暴力美学”，AMD 则在垂直空间玩起了“微缩乐高”。拆解 MI300X 背后关于原子扩散、界面热阻与三维布线的物理豪赌。 ...

微信公众号资讯文章精选： https://mp.weixin.qq.com/s/D7WHkqkKyp77y21xZhRaTg 固定or脉冲栅压对SiC MOSFET功率循环寿命的影响 SiC MOSFET功率循环实验中，固定栅压的Vth漂移远大于脉冲栅压

微信公众号资讯文章精选： https://mp.weixin.qq.com/s/V07nRtgr79jUyqBU_ikFDg ESD测试等级速查表+HBM/CDM判定标准 针对元器件级ESD测试，人体模型（HBM）和充电器件模型（CDM）是两大核心标准，判定逻辑完全不同：HBM看器

Blackwell 的物理焦虑：当算力撞上热力学与电磁场的“铜墙铁壁” https://mp.weixin.qq.com/s/BNgC7NBmbzJ7XFVJhhwpeg 别只盯着 20 PFLOPS 的算力看了，Blackwell 真正的战场在电磁场、热力学和机械应力。这不仅是 NVIDIA 的良率危机，更是全行业挑战物理极限的“第一次亲密接触”。 ...

微信公众号资讯文章精选： https://mp.weixin.qq.com/s/_qaPihRsnDsU8Kcf4Entaw 先进封装：当AI芯片堆成摩天大楼，算力极限如何被打破？ 点击蓝字，关注我们打破摩尔定律的“天花板”：先进封装如何让AI芯片突破极限？当晶体管的尺寸微缩逼近物理极限， ...

微信公众号资讯文章精选： https://mp.weixin.qq.com/s/CoXBOA5bcdEaCTKOOorjoA 罗姆2in1 SiC塑封模块 罗姆推出2in1 SiC塑封模块，称之为“DOT-247”， DOT-247采用双TO-247封装合并结构，可容纳传统TO-247封装难以承受的大尺寸芯片， 这玩意也可以理解成一种新的封装形式，从图片看得很清楚，类似两只TO-247封装器件并 ...

微信公众号资讯文章精选： https://mp.weixin.qq.com/s/lnIkgWzcLc2Gvtbsu2YGIA ESD静电测试HBM/MM/CDM区别 在元器件封装与可靠性测试中，ESD（静电放电）是必测项目，也是车规芯片AEC-Q100的关键项。

微信公众号资讯文章精选： https://mp.weixin.qq.com/s/aCPst4QR7Mx-qnKq0ipHqA BGA虚焊 空洞 偏位8大原因+现场改善方案 BGA焊接缺陷（虚焊、空洞、偏位）是SMT行业的老大难问题。这三类缺陷往往相互关联——比如温度曲线不当既可能导致空洞，也可能因板弯板翘引发虚焊（枕头效应）。 ...

微信公众号资讯文章精选： https://mp.weixin.qq.com/s/NMX6RZIVGvguBAjVoUHYHw 关注公众号，点击公众号主页右上角“ · · · ”，设置星标，实时关注功率半导体生态圈最新资讯

微信公众号资讯文章精选： https://mp.weixin.qq.com/s/hTyyWTkKap4rdoUQmQZr8Q 关注公众号，点击公众号主页右上角“ · · · ”，设置星标，实时关注功率半导体生态圈最新资讯

微信公众号资讯文章精选： https://mp.weixin.qq.com/s/CHB33iuzXcRvwjttIgeV7Q 半导体可靠性测试：V-ramp与J-ramp斜坡测试技术

微信公众号资讯文章精选： https://mp.weixin.qq.com/s/rnWBdFQf9FKK1t-Y47l5Tg CP测试必看｜DC测试原理拆解+实战案例 在半导体芯片测试流程中，CP测试（Chip Probing, 晶圆探针测试） 是筛选坏片、控制成本的第一道关卡

微信公众号资讯文章精选： https://mp.weixin.qq.com/s/42KK7bLFYr0CHmgbc6xF0g 100nm 芯片 - 晶圆混合键合技术，驱动半导体代工 2.0 转型

微信公众号资讯文章精选： https://mp.weixin.qq.com/s/_IFaw7TIjPH4FMPmo-Kx4A 关注公众号，点击公众号主页右上角“ · · · ”，设置星标，实时关注功率半导体生态圈最新资讯

先进封装技术(Semiconductor Advanced Packaging) - 45 一文看懂：先进半导体封装中的物理气相沉积(PVD) https://mp.weixin.qq.com/s/dqT4THXriOXGxIvKUoHufQ 物理气相沉积（PVD）作为微电子制造与先进封装领域的核心薄膜制备技术，凭借高纯度、高精度、材料适应性广等优势，在互连结构、阻挡层、重布线层、硅通孔金属化 ...