半导体材料 今日: 0|主题: 917|排名: 15 

微信公众号资讯文章精选： https://mp.weixin.qq.com/s/vyv363-JGpAipIw8CJxaVA CMP 去除机理的本质：为什么先进节点越来越“化学控制”

微信公众号资讯文章精选： https://mp.weixin.qq.com/s/02cfglcf-Xjb7LcRru8x3w 一本真正讲清“CMOS演进逻辑”的书——从器件物理到系统瓶颈的完整技术链条 当行业在讨论GAA、CFET、背面供电、2nm甚至Å时代时，一个更本质的问题是：CMOS 技术演进的主线到底是 ...

微信公众号资讯文章精选： https://mp.weixin.qq.com/s/u-46BWeqBKKfrathdVp7xQ 你以为你在量 CD，其实你在量噪声——Metrology Budgeting：为什么量测精度不等于良率提升

微信公众号资讯文章精选： https://mp.weixin.qq.com/s/NZ3GamE2IR8-95SKqSYiIA 第492期 | 新周期下的半导体材料 —— 突破・重构・未来 我们的材料技术是否跟上了场景迭代速度？听听大咖们怎么说！

微信公众号资讯文章精选： https://mp.weixin.qq.com/s/WFn0G4ShBijdDUKwvIUBOg 当 CD-SEM 不再只是 CD：E-beam 量测的六条技术跃迁路径——解读 IMEC《Trends in e-beam Metrology and Inspection》 在 High-NA EUV 与 GAA/CFET 器件结构双重驱动下，传统 CD-SEM 正在经历一次“角色重 ...

微信公众号资讯文章精选： https://mp.weixin.qq.com/s/TKIomRY-OwwPhvIkcdItJg 22 nm节点PMOS性能“加速器”：SiGe选择外延源漏的工艺、机理与版图耦合全解析 在22 nm及之后节点，PMOS性能提升的核心不再只是栅极材料或HKMG，而是源漏应变工程。 ...

微信公众号资讯文章精选： https://mp.weixin.qq.com/s/leWqliHLaFc7kJyPnhPoBg 为什么“更强的 Slurry”反而更难控？——CMP 化学体系的速率平衡法则 做过 Cu CMP 的工程师几乎都遇到过这种情况：换了更“活性”的 slurryRR 提升了但 dishing ...

微信公众号资讯文章精选： https://mp.weixin.qq.com/s/6URtnw0lvB_euo-YQtDUVg 从器件到逻辑：把数字电路“落地”的那本书籍——《Digital Logic Design I: Devices and Circuits》导读 大多数数字逻辑教材停留在符号层：布尔代数 → K-map → 逻辑门图。 ...

微信公众号资讯文章精选： https://mp.weixin.qq.com/s/xgZN1j1L1wrT9YivPCmnMg 全球光刻胶产业研究：技术壁垒重重，国产任重道远！

微信公众号资讯文章精选： https://mp.weixin.qq.com/s/lFuw_tKVlLwceJh5I5nrAA 从版图到电路：CMP 厚度如何左右 RC 漂移 在半导体制造中，我们常常听到一句话：“版图密度决定工艺均匀性，而工艺均匀性决定电学性能。

微信公众号资讯文章精选： https://mp.weixin.qq.com/s/SLpGyfplyld5JZCUSnOkOQ 关注公众号，点击公众号主页右上角“ · · · ”，设置星标，实时关注功率半导体生态圈最新资讯

微信公众号资讯文章精选： https://mp.weixin.qq.com/s/tNroO6rCe-gJyVcUTNKKAw 一本把外延“从热力学讲到MBE”的书——《Epitaxy of Semiconductors》全书深度解读 在先进器件架构持续向应变工程、异质集成、量子结构演进的背景下，外延早已不只是“长一层膜”，而是决定器件性能上限 ...

微信公众号资讯文章精选： https://mp.weixin.qq.com/s/UBxWOi3c2oKW5aPcekS1dQ 解剖半导体“巨兽”：台湾先进晶圆厂建设及供应链详解

微信公众号资讯文章精选： https://mp.weixin.qq.com/s/dvG7iWrSm6t0scwB7bRXmA 为什么 Dummy Fill 能“拯救”Erosion？——CMP 图形依赖效应的底层机理 在 BEOL CMP 中，最难解释的一类问题是：同一片 wafer同一套 recipe密集区 erosion

微信公众号资讯文章精选： https://mp.weixin.qq.com/s/Xjx_F45x3jUrfaYuKk94ZA 看不见的差异：为什么同宽线条却不同电阻 在现代半导体制程中，光刻是影响芯片性能和良率的核心环节。每一根Metal线、多晶硅线或者栅极线，都必须精准成型。 ...

中南微电子封装团队研究介绍 | 电化学制造篇 https://mp.weixin.qq.com/s/FJoW9-dJ43qpk5-NL5Rrcg 本文尝试梳理并介绍中南微电子封装团队近年来在微纳结构制造、添加剂机制、TSV 填充、电镀建模及微柱阵列传感器等方向的研究工作。 ...

微信公众号资讯文章精选： https://mp.weixin.qq.com/s/UK71QL97HhO8grHQowfivw 一书读懂版图风格如何“定义”器件性能——《Differentiated Layout Styles for MOSFETs》介绍 在先进工艺节点中，器件性能的差异越来越多地由版图实现方式（layout style）决定，而不仅仅是工艺参数本 ...

微信公众号资讯文章精选： https://mp.weixin.qq.com/s/j33hNi_VvY753VvEiwmqdA 当铜互连逼近物理极限：Cu 延伸与后 Cu 时代互连技术解析——《Advanced Interconnect Technologies for Cu Extension and Beyond》解读 过去二十余年，铜（Cu）互连配合低 k 介质支撑了逻辑器件性能的持续提升。 ...

微信公众号资讯文章精选： https://mp.weixin.qq.com/s/-IQJ2--EvZhjZZ6Rjf781w 为什么设计规则必须以“几何形式”存在——从物理制造到版图验证的底层逻辑 在版图工程中，其实我们每天都在面对一件看似“理所当然”的事情：所有设计规则（Design Rules）最终都表 ...

微信公众号资讯文章精选： https://mp.weixin.qq.com/s/zVKex1WayNFBdPgP-JNfeg 版图的物理边界：从几何规则到掩膜数据闭环——《IC Mask Design: Essential Layout Techniques》系统解读 在很多数字设计流程里，版图往往被视为“后端实现”；在模拟设计语境中，版图又常被简化为“匹配技巧”。 ...